Xilinx ISE軟件是一款電腦機(jī)械電子設(shè)計(jì)軟件，該工具是電子機(jī)械設(shè)計(jì)仿真軟件中的翹楚，應(yīng)用于多個(gè)領(lǐng)域，非常精密計(jì)算為用戶得到最低功耗下的提升。

軟件介紹

Xilinx ISE 14.7是一款專業(yè)的電子設(shè)計(jì)套件，該軟件主要針對(duì)電子設(shè)計(jì)以及仿真而開(kāi)發(fā)，提供多個(gè)功能模塊，包括：模型設(shè)計(jì)、模擬仿真、面板布局布線、打包生成BIT數(shù)據(jù)文件、產(chǎn)品配置以及性能調(diào)試等；小編推薦的此版本被運(yùn)用到多個(gè)行業(yè)領(lǐng)域，包括：航空航天與國(guó)防、汽車、消費(fèi)類電子產(chǎn)品、數(shù)據(jù)中心、仿真和原型設(shè)計(jì)、高性能計(jì)算、產(chǎn)業(yè)、醫(yī)學(xué)、測(cè)試和測(cè)量、有線通訊、無(wú)線通信等領(lǐng)域，對(duì)航空航天以及國(guó)防工業(yè)提供商業(yè)、國(guó)防、太空級(jí)、系統(tǒng)級(jí)解決方案，涵蓋業(yè)界領(lǐng)先的FPGA和SoC器件，先進(jìn)的IP解決方案以及下一代設(shè)計(jì)工具，在各種關(guān)鍵任務(wù)行業(yè)和應(yīng)用中擁有數(shù)十年的成功經(jīng)驗(yàn)，提供FPGA和SoC產(chǎn)品組合，以實(shí)現(xiàn)：可配置性和更低功耗的性能提升、將復(fù)雜和完整的系統(tǒng)集成到單個(gè)設(shè)備中、可靠性和長(zhǎng)使用壽命等性能，實(shí)用又快捷，趕快下載體驗(yàn)

軟件功能

Xilinx ISE14.7的主要功能包括設(shè)計(jì)輸入、綜合、仿真、實(shí)現(xiàn)和下載,涵蓋了可編程邏輯器件開(kāi)發(fā)的全過(guò)程,從功能上講,完成CPLD/FPGA的設(shè)計(jì)流程無(wú)需借助任何第三方EDA軟件。

1、圖形或文本輸入(Design Entry)

圖形或文本輸入包括原理圖、狀態(tài)機(jī)、波形圖、硬件描述語(yǔ)言(HDL)，是工程設(shè)計(jì)的第一步，ISE集成的設(shè)計(jì)工具主要包括HDL編輯器(HDL Editor)、狀態(tài)機(jī)編輯器(StateCAD)、原理圖編輯器(ECS)、IP核生成器(CoreGenerator)和測(cè)試激勵(lì)生成器(HDL Bencher)等。

常用的設(shè)計(jì)輸入方法是硬件描述語(yǔ)言(HDL)和原理圖設(shè)計(jì)輸入方法。原理圖輸入是一種常用的基本的輸入方法，其是利用元件庫(kù)的圖形符號(hào)和連接線在ISE軟件的圖形編輯器中作出設(shè)計(jì)原理圖，ISE中設(shè)置了具有各種電路元件的元件庫(kù)，包括各種門(mén)電路、觸發(fā)器、鎖存器、計(jì)數(shù)器、各種中規(guī)模電路、各種功能較強(qiáng)的宏功能塊等用戶只要點(diǎn)擊這些器件就能調(diào)入圖形編輯器中。這種方法的優(yōu)點(diǎn)是直觀、便于理解、元件庫(kù)資源豐富。但是在大型設(shè)計(jì)中，這種方法的可維護(hù)性差，不利于模塊建設(shè)與重用。更主要的缺點(diǎn)是：當(dāng)所選用芯片升級(jí)換代后，所有的原理圖都要作相應(yīng)的改動(dòng)。故在ISE軟件中一般不利用此種方法。

為了克服原理圖輸入方法的缺點(diǎn)，目前在大型工程設(shè)計(jì)中，在ISE軟件中常用的設(shè)計(jì)方法是HDL設(shè)計(jì)輸入法，其中影響最為廣泛的HDL語(yǔ)言是VHDL和Verilog HDL。它們的共同優(yōu)點(diǎn)是利于由頂向下設(shè)計(jì)，利于模塊的劃分與復(fù)用，可移植性好，通用性強(qiáng)，設(shè)計(jì)不因芯片的工藝和結(jié)構(gòu)的變化而變化，更利于向ASIC的移植，故在ISE軟件中推薦使用HDL設(shè)計(jì)輸入法。

波形輸入及狀態(tài)機(jī)輸入方法是兩種最常用的輔助設(shè)計(jì)輸入方法，使用波形輸入法時(shí)，只要繪制出激勵(lì)波形的輸出波形，ISE軟件就能自動(dòng)地根據(jù)響應(yīng)關(guān)系進(jìn)行設(shè)計(jì);而使用狀態(tài)機(jī)輸入時(shí)，只需設(shè)計(jì)者畫(huà)出狀態(tài)轉(zhuǎn)移圖，ISE軟件就能生成相應(yīng)的HDL代碼或者原理圖，使用十分方便。其中ISE工具包中的StateCAD就能完成狀態(tài)機(jī)輸入的功能。但是需要指出的是，后兩種設(shè)計(jì)方法只能在某些特殊情況下緩解設(shè)計(jì)者的工作量，并不適合所有的設(shè)計(jì)。

2、綜合(Synthesis)

綜合是將行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)化為低層次模塊的組合。一般來(lái)說(shuō)，綜合是針對(duì)VHDL來(lái)說(shuō)的，即將VHDL描述的模型、算法、行為和功能描述轉(zhuǎn)換為FPGA/CPLD基本結(jié)構(gòu)相對(duì)應(yīng)的網(wǎng)表文件，即構(gòu)成對(duì)應(yīng)的映射關(guān)系。

在Xilinx ISE中，綜合工具主要有Synplicity公司的Synplify/Synplify Pro，Synopsys公司的FPGA Compiler II/ Express， Exemplar Logic公司的LeonardoSpectrum和Xilinx ISE中的XST等，它們是指將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門(mén)，RAM，寄存器等基本邏輯單元組成的邏輯連接(網(wǎng)表)，并根據(jù)目標(biāo)與要求優(yōu)化所形成的邏輯連接，輸出edf和edn等文件，供CPLD/FPGA廠家的布局布線器進(jìn)行實(shí)現(xiàn)。

3、實(shí)現(xiàn)(Implementation)

實(shí)現(xiàn)是根據(jù)所選的芯片的型號(hào)將綜合輸出的邏輯網(wǎng)表適配到具體器件上。Xilinx ISE的實(shí)現(xiàn)過(guò)程分為：翻譯(Translate)、映射(Map)、布局布線(Place Route)等3個(gè)步驟。

ISE集成的實(shí)現(xiàn)工具主要有約束編輯器(Constraints Editor)、引腳與區(qū)域約束編輯器(PACE)、時(shí)序分析器(Timing Analyzer)、FPGA底層編輯器(FGPA Editor)、芯片觀察窗(Chip Viewer)和布局規(guī)劃器(Floorplanner)等。

4、驗(yàn)證(Verification)

驗(yàn)證(Verification)包含綜合后仿真和功能仿真(Simulation)等。功能仿真就是對(duì)設(shè)計(jì)電路的邏輯功能進(jìn)行模擬測(cè)試，看其是否滿足設(shè)計(jì)要求，通常是通過(guò)波形圖直觀地顯示輸入信號(hào)與輸出信號(hào)之間的關(guān)系。 綜合后仿真在針對(duì)目標(biāo)器件進(jìn)行適配之后進(jìn)行，綜合后仿真接近真實(shí)器件的特性進(jìn)行，能精確給出輸入與輸出之間的信號(hào)延時(shí)數(shù)據(jù)。

ISE可結(jié)合第三方軟件進(jìn)行仿真，常用的工具如Model Tech公司的仿真工具M(jìn)odelSim和測(cè)試激勵(lì)生成器HDL Bencher ，Synopsys公司的VCS等。通過(guò)仿真能及時(shí)發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤，加快設(shè)計(jì)中的錯(cuò)誤，加快設(shè)計(jì)進(jìn)度，提高設(shè)計(jì)的可靠性。

每個(gè)仿真步驟如果出現(xiàn)問(wèn)題，就需要根據(jù)錯(cuò)誤的定位返回到相應(yīng)的步驟更改或者重新設(shè)計(jì)。

5、下載

下載(Download)即編程(Program)設(shè)計(jì)開(kāi)發(fā)的最后步驟就是將已經(jīng)仿真實(shí)現(xiàn)的程序下載到開(kāi)發(fā)板上，進(jìn)行在線調(diào)試或者說(shuō)將生成的配置文件寫(xiě)入芯片中進(jìn)行測(cè)試。在ISE中對(duì)應(yīng)的工具是iMPACT。

軟件特點(diǎn)

硅器件，專業(yè)防御級(jí)硅產(chǎn)品的傳承使Xilinx成為滿足惡劣環(huán)境和軍事系統(tǒng)嚴(yán)格要求的明智選擇。國(guó)防級(jí)設(shè)備包括擴(kuò)展溫度范圍和堅(jiān)固包裝中的全鉛(Pb)組件。

Xilinx目前提供兩種設(shè)計(jì)工具包。

Vivado™是我們最新的設(shè)計(jì)套件，支持7系列，Zynq-7000和UltraScale設(shè)備。

它經(jīng)過(guò)重新設(shè)計(jì)，是一個(gè)以IP和系統(tǒng)為中心的設(shè)計(jì)環(huán)境，旨在加速Xilinx器件的設(shè)計(jì)生產(chǎn)力。

Xilinx將在明年和未來(lái)增加許多先進(jìn)的設(shè)計(jì)流程功能。

ISE®是我們的傳統(tǒng)設(shè)計(jì)套件。它支持所有現(xiàn)代器件系列，包括7系列FPGA和Zynq-7000 SoC系列。

該套件為最新的先進(jìn)設(shè)計(jì)流程提供當(dāng)前支持，以促進(jìn)安全，安全，高性能和低功耗解決方案。高級(jí)流程包括：隔離設(shè)計(jì)流程和動(dòng)態(tài)部分重新配置等。

Xilinx對(duì)先進(jìn)的先進(jìn)設(shè)計(jì)流程進(jìn)行了大量投資：

有關(guān)Xilinx如何解決安全性，安全性和高級(jí)設(shè)計(jì)流程(包括分區(qū)，動(dòng)態(tài)部分重配置，隔離設(shè)計(jì)流程，合格比特流流程)的更多信息，請(qǐng)參閱 航空電子設(shè)備開(kāi)發(fā)人員站點(diǎn)，隔離設(shè)計(jì)流程頁(yè)面和安全解決方案頁(yè)面。

Xilinx提供一系列業(yè)界領(lǐng)先的嵌入式處理解決方案。

Zynq-7000 SoC：我們最新的28nm SoC器件包含一個(gè)專用的雙核Cortex-A9處理子系統(tǒng)，通過(guò)AXI接口直接連接到FPGA架構(gòu)。

該解決方案允許完全獨(dú)立的軟件和硬件開(kāi)發(fā)工作。SoC器件還具有硬件加速和擴(kuò)展功能，其中嵌入FPGA架構(gòu)的定制IP和外設(shè)緊密集成到處理器子系統(tǒng)并從處理器子系統(tǒng)調(diào)用

軟處理器：Xilinx業(yè)界領(lǐng)先的基于FPGA的軟處理器，基于32位RISC Harvard架構(gòu)，具有高級(jí)架構(gòu)選項(xiàng)，如AXI或PLB接口，存儲(chǔ)器管理單元(MMU)，指令和數(shù)據(jù)端緩存，可配置流水線深度，浮動(dòng) - 點(diǎn)單位(FPU)等等。

它包含在IDS嵌入式版本中，并且在Xilinx的所有現(xiàn)代器件系列中均受支持。高度靈活的架構(gòu)，以及針對(duì)嵌入式應(yīng)用優(yōu)化的豐富指令集，以最低的系統(tǒng)成本提供您所需的精確處理系統(tǒng)