SynaptiCAD由電氣工程師創(chuàng)建，旨在創(chuàng)建設(shè)計工具，幫助工程師批判性地思考他們的設(shè)計。利用SynaptiCAD的工具，可以立即開始分析和模擬設(shè)計創(chuàng)意，而無需完成整個電路模型或原理圖。本次給大家?guī)砹薙ynaptiCAD軟件集合。

軟件介紹

SynaptiCAD Product是一款EDA（電子設(shè)計自動化）工具集合，包括HDL輸入、仿真、測試、波形分析、管腳映射工具等等,是一個很完整的EDA方案。包含了9種功能強大的工具：TestBencher Pro；BugHunter Pro；VeriLogger Pro；WaveFormer Pro；SimuTAG；PinPort；DataSheet Pro；Timing Diagrammer Pro；Gigawave Viewer 。

軟件特色

1、以圖形方式生成VHDL，Verilog和SPICE測試臺

WaveFormer Pro，用于僅用于刺激的測試臺

WaveFormer Pro與反應(yīng)式測試臺生成

TestBencher Pro創(chuàng)建基于事務(wù)的測試臺

SPICE測試臺激勵（模擬和數(shù)字）

2、在Vhdl和Verilog

V2V 之間進行翻譯：自己動手翻譯工具

全方位服務(wù)的VHDL和Verilog翻譯：我們?yōu)槟?wù)

3、模擬和調(diào)試VHDL和Verilog設(shè)計

VeriLogger Extreme：高性能Verilog 2001仿真器

BugHunter Pro：適用于所有HDL仿真

器的圖形調(diào)試器Gigawave Viewer：VCD / SPICE波形查看器動態(tài)

門：網(wǎng)表分析器

4、創(chuàng)建和導(dǎo)航Verilog和VHDL代碼

輕松：狀態(tài)圖和框圖編輯器

HDL伴侶：探索和創(chuàng)建VHDL和Verilog設(shè)計

IO Checker：驗證FPGA和PCB之間的數(shù)百個引腳

5、查看波形并將其導(dǎo)出到：

安捷倫測試設(shè)備， 泰克測試設(shè)備，

模擬和數(shù)字模擬器

6、繪制和分析時序圖

DataSheet Pro：專業(yè)數(shù)據(jù)表編輯器

WaveFormer Pro：時序圖編輯器和波形轉(zhuǎn)換器

Timing Diagrammer Pro：時序圖編輯器

軟件功能

一、項目級功能

1.Project Window中的New Port Mappings和Parm Mappings文件夾顯示了測試模型如何連接到測試平臺。此外，讓用戶更改映射。

2.Port Mappings圖標(biāo)顏色指示映射是默認(rèn)映射（綠色）還是自定義映射（橙色）。在默認(rèn)映射中，在測試平臺中創(chuàng)建的信號與被測模型中端口的確切名稱相匹配。當(dāng)您想要測試諸如兩個級聯(lián)并行加法器電路之類的設(shè)計而不首先創(chuàng)建包裝兩個加法器的模塊時，自定義映射會很有用。

二、BuHunter功能

1.tep Over和Step Into按鈕將啟動模擬器（如果尚未啟動）。

2.GUI允許您在模擬完成后查詢模擬狀態(tài)，直到您按下紅色“結(jié)束模擬”按鈕。必須先按“結(jié)束模擬”按鈕，然后才能開始新的模擬。

3.為GUI添加了模擬調(diào)用堆棧顯示。這對于調(diào)試任務(wù)和函數(shù)的調(diào)用很有用。

三、時序圖級別功能

1.在項目窗口中顯示包變量以便于調(diào)試。

2.在“項目”菜單中添加了“導(dǎo)出時序圖”，以將項目中列出的所有時序圖導(dǎo)出為特定格式。 此功能適用于WaveFormer Pro和DataSheet Pro。 請參見第11.3節(jié)“導(dǎo)出一般說明”。

3.新的命令行選項-M將第二個時序圖合并到正在加載的時序圖（以前此功能只能從GUI訪問，現(xiàn)在可以作為批處理操作執(zhí)行）。

4.擴展vcd文件導(dǎo)入兼容性。