Modelsim10.2c是一個專業(yè)的HDL語言仿真軟件，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。是電路仿真的首選工具，軟件有著統(tǒng)一的混合語言模擬引擎，高級代碼覆蓋和分析工具和強大的波形比較方便分析差異和錯誤。

軟件特色

*采用直接編譯結(jié)構(gòu)，編譯仿真速度最快

*單一內(nèi)核無縫地進行VHDL和Verilog混合仿真

*與機器和版本無關(guān)，便于數(shù)據(jù)移植和庫維護

*與機器無關(guān)的編譯代碼編于保護和利用IP

*簡單易用和豐富的圖形用戶界面，快速全面調(diào)試

*Tcl/Tk用戶可定制仿真器

*完全支持VHDL/Verilog國際標(biāo)準(zhǔn),完全支持Verilog 2001

*支持眾多的ASIC和FPGA廠家?guī)?/p>

*集成的Performance analyzer幫助分析性能瓶頸，加速仿真

*靈活的執(zhí)行模式，Debug模式可以進行高效的調(diào)試，效率模式大幅度提高仿真速度

*加強的代碼覆蓋率功能Code coverage，能報告出statement 、branch、condition、

* expression、toggle、fsm等多種覆蓋率情況，進一步提高了測試的完整性

*同一波形窗口可以顯示多組波形，并且能進行多種模式的波形比較（Wave Compare）

*先進的Signal Spy功能，可以方便地訪問VHDL或者VHDL和Verilog 混合設(shè)計中的下層模塊的信號，便于設(shè)計調(diào)

*支持加密IP

*集成的 C調(diào)試器，支持 用C 語言完成測試平臺和模塊

*支持64位的系統(tǒng)

軟件功能

· RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺跨版本仿真；

· 單內(nèi)核VHDL和Verilog混合仿真；

· 源代碼模版和助手，項目管理；

· 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調(diào)試功能；

· C和Tcl/Tk接口，C調(diào)試；

· 對SystemC的直接支持，和HDL任意混合；

· 支持SystemVerilog的設(shè)計功能；

· 對系統(tǒng)級描述語言的最全面支持，SystemVerilog，SystemC，PSL；

· ASIC Sign off。

· 可以單獨或同時進行行為（behavioral）、RTL級、和門級（gate-level）的代碼。