QuestaSim2020是一款仿真模擬軟件，用于HDL語(yǔ)言的仿真功能，軟件中提供了非常完善的調(diào)試環(huán)境，包括GUI模式，命令行模式和批處理模式等等，你需要的這里都有，讓用戶在軟件中輕松的進(jìn)行工作，是語(yǔ)言仿真必備的一款軟件。

軟件介紹

questasim2020在業(yè)界中是一款備受好評(píng)及喜愛(ài)的HDL語(yǔ)言仿真器，提供了十分友好的調(diào)試環(huán)境，不僅是唯一的單核支持VHDL和Verilog混合仿真的仿真器，也是電子設(shè)計(jì)自動(dòng)化（EDA）的技術(shù)領(lǐng)導(dǎo)者，提供了全面的軟件和硬件設(shè)計(jì)解決方案，從而可以使公司更快，更好地開(kāi)發(fā)更優(yōu)質(zhì)的電子產(chǎn)品。同時(shí)，該軟件可是功能強(qiáng)大的仿真工具，支持System C，Verillog，SystemVerilog以及VHDL等硬件描述語(yǔ)言，并questasim2020是Modelsim的加強(qiáng)版，不僅適用于最復(fù)雜的回歸套件的高性能多語(yǔ)言引擎，還能自由靈活的創(chuàng)建工作和資源庫(kù)、編譯設(shè)計(jì)、優(yōu)化設(shè)計(jì)、加載設(shè)計(jì)以進(jìn)行仿真、模擬設(shè)計(jì)以及進(jìn)行調(diào)試設(shè)計(jì)等各種流行的操作，并支持多種常規(guī)操作模式，包括GUI模式，命令行模式和批處理模式，從而更加好的滿足用戶的使用需求。

另外，mentor graphics questasim2020.1這個(gè)版本是mentor公司全新推出的一個(gè)版本，與上個(gè)版本相比該軟件可是進(jìn)行了許多的新升級(jí)和優(yōu)化，例如改進(jìn)了SystemVerilog性能、增強(qiáng)了VHDL性能默認(rèn)設(shè)置、覆蓋率數(shù)據(jù)庫(kù)、升級(jí)了SystemC 2.3.2支持和默認(rèn)設(shè)置、可視化工具調(diào)試高性能和大容量（VIS）等等，并所有的更新都只是為了可以給用戶們更好的使用體驗(yàn)感，從而即可擁有更高效工作效率，快速的制作出優(yōu)質(zhì)的電子產(chǎn)品。

軟件特色

1、將高性能和容量仿真與高級(jí)調(diào)試和功能覆蓋功能相結(jié)合，為Verilog，VHDL，SystemC和UPF等提供全面的本機(jī)支持。

2、通過(guò)非常積極的全球編譯以及VHDL和SystemVerilog的仿真優(yōu)化算法，實(shí)現(xiàn)了行業(yè)和容量的領(lǐng)先性能。

3、提供全面的，基于標(biāo)準(zhǔn)的ABV解決方案，從而提供SystemVerilog和屬性規(guī)范語(yǔ)言的選擇。

4、獲得了Questa驗(yàn)證庫(kù)（QVL），這是一個(gè)完整的SystemVerilog斷言檢查器和監(jiān)視庫(kù)，可以很容易地采用ABV。

5、配備高性能，多語(yǔ)言引擎，適用于大多數(shù)復(fù)雜的回歸套件。

6、與Veloce平臺(tái)進(jìn)行高帶寬事務(wù)級(jí)集成，以實(shí)現(xiàn)顯著的模擬加速。

7、通過(guò)使用UPF獲得Power Aware Simulation的原生支持。

軟件功能

1、適用于最復(fù)雜的回歸套件的高性能多語(yǔ)言引擎

2、高效的高級(jí)驗(yàn)證解決方案，具有驗(yàn)證管理功能，可覆蓋大型復(fù)雜電子系統(tǒng)的覆蓋范圍

3、通過(guò)本機(jī)斷言和完整的多抽象和多語(yǔ)言調(diào)試環(huán)境（包括事務(wù)級(jí)調(diào)試），易于使用，快速調(diào)試

4、約束隨機(jī)刺激生成以自動(dòng)化測(cè)試開(kāi)發(fā)

5、具有OVM和UVM的本機(jī)高級(jí)SystemVerilog測(cè)試平臺(tái)功能與獨(dú)特的調(diào)試功能相結(jié)合，可簡(jiǎn)化高級(jí)測(cè)試平臺(tái)的開(kāi)發(fā)和調(diào)試

6、高帶寬事務(wù)級(jí)（TBX）與Veloce平臺(tái)的集成，可實(shí)現(xiàn)顯著的仿真加速

7、使用UPF對(duì)Power Aware Simulation進(jìn)行原生支持

8、多核仿真，支持所有設(shè)計(jì)語(yǔ)言和構(gòu)造，并自動(dòng)或手動(dòng)分區(qū)設(shè)計(jì)以并行運(yùn)行，同時(shí)維護(hù)單個(gè)數(shù)據(jù)庫(kù)以進(jìn)行調(diào)試和覆蓋

安裝教程

1、先在本頁(yè)面下載壓縮包并解壓，得到mentor graphics questasim2020.1。

2、我們雙擊開(kāi)始軟件的安裝，選擇我們要安裝的軟件目錄

3、選擇同意條款，然后等待安裝完成；

4、接下來(lái)我們繼續(xù)同意，進(jìn)行Key Driver的安裝；然后我們的額軟件就安裝完成了。

仿真教程

每次完成代碼的編輯之后，下一步就是進(jìn)行仿真，檢查代碼中是否有什么問(wèn)題，可以及時(shí)的發(fā)現(xiàn)問(wèn)題并進(jìn)行解決，那么怎么用軟件去進(jìn)行仿真呢？下面小編為大家?guī)?lái)攻略，介紹仿真的全流程。

1、準(zhǔn)備好HDL和testbench文件。

因?yàn)镼uestaSim不支持原理圖輸入方式，所以，如果你的工程有原理圖的話，一定要先轉(zhuǎn)成HDL（在本博客的《徹底掌握Quartus》有介紹）。

然后，在Assignments->Settings。

在Processing->Start->開(kāi)始生成testbench模板。

在工程目錄下，simulation\modelsim文件夾里，可以找到這個(gè)tb文件。

再把HDL文件和tb文件都拷貝在一個(gè)文件夾里面，如下圖所示。

2、仿真。

新建工程。

填好工程名和工程目錄。

添加已存在的文件（就剛才準(zhǔn)備好的HDL文件和tb文件）。

這里Reference from current location是引用文件路徑，而Copy to project directory是拷貝到工程目錄，這里選擇引用就可以了，因?yàn)樯弦徊揭呀?jīng)拷貝好了。

修改一下自動(dòng)生成的testbench模板，讓它能產(chǎn)生正確的激勵(lì)。

如果HDL文件里面，用到reg型變量，就必須全部對(duì)它們賦初值。當(dāng)然，這個(gè)初值是仿真時(shí)用的，不影響綜合出來(lái)的電路。

隨便右擊一個(gè)文件，點(diǎn)擊編譯全部。

成功的話，會(huì)出現(xiàn)如下字樣。如有錯(cuò)誤，就要改到正確為止。

接下來(lái)，依次輸入三條指令，如下圖所示。（這里的命令，都可以點(diǎn)鼠標(biāo)完成，但是建議大家用命令）

結(jié)果出來(lái)了，是個(gè)非冗余開(kāi)方，用的是改進(jìn)的不恢復(fù)余數(shù)算法。其中，D是被開(kāi)方數(shù)，Q是商，R是余數(shù)。

開(kāi)方的原理跟除法差不多，都是先上商，然后再逼進(jìn)實(shí)際值。

這個(gè)算法是向左逼進(jìn)，如果要算63的開(kāi)平方，得到的是7，誤差有點(diǎn)大。其中，迭代的次數(shù)越多，計(jì)算的結(jié)果越精確（余數(shù)的位數(shù)越長(zhǎng)）。

sqrt(36)=6，結(jié)果正確。

sqrt(129)=11，結(jié)果正確（取整之后的結(jié)果）。

怎么添加庫(kù)

在軟件中想要進(jìn)行仿真的話，首先需要先在軟件中添加庫(kù)，軟件雖然自帶了仿真庫(kù)，但是有些仿真作業(yè)還是需要用到某些廠家的FPGA仿真庫(kù)，如果都在每次仿真過(guò)程中進(jìn)行加載，會(huì)花費(fèi)大量的時(shí)間，所以小編為大家?guī)?lái)庫(kù)的添加方法， 將添加的庫(kù)設(shè)置為默認(rèn)仿真庫(kù)，輕松進(jìn)行仿真。

1、首先確認(rèn)已經(jīng)正確安裝好QuestaSim和ISE兩個(gè)軟件（本文以QuestaSim10.1和ISE10.1為例）。找到ISE安裝目錄中../bin/nt文件夾，點(diǎn)擊運(yùn)行其中的compxlib.exe文件。

2、在彈出的對(duì)話框中，選擇ModelSim（QuestaSim是ModelSim支持SystemVerilog的版本，兩者需要的Xilinx庫(kù)文件完全相同），然后選擇QuestaSim位置（QuestaSim位置要指定到win32文件夾位置，所圖所示），完成后點(diǎn)擊Next。

3、在接下來(lái)的對(duì)話框中，選擇要編譯庫(kù)的語(yǔ)言，可以單獨(dú)選擇VHDL、Verilog以及兩者都選擇，之后點(diǎn)擊Next，選擇FPGA器件，可以針對(duì)需要選擇相應(yīng)的器件，或者選擇全部器件，選擇完畢后點(diǎn)擊Next。

4、接下來(lái)的窗口，需要制定生成庫(kù)的類型，UNISIM和XilinxCoreLib庫(kù)一般用來(lái)進(jìn)行功能仿真，SIMPRIM一般用來(lái)進(jìn)行時(shí)序仿真，通常都需要選上。選擇完畢后點(diǎn)擊Next。

5、接著輸入生成Xilinx庫(kù)文件的位置，默認(rèn)位置是ISE安裝目錄下。點(diǎn)擊Next后，工具會(huì)自動(dòng)生成QuestaSim需要的庫(kù)文件。

6、待工具生成庫(kù)文件結(jié)束后，在QuestaSim安裝目錄下，找到modelsim.ini配置文件，將編譯好的庫(kù)文件路徑加入到該文件中，這樣下次啟動(dòng)時(shí)，QuestaSim會(huì)自動(dòng)加載配置的庫(kù)。

怎么生成波形

在軟件中進(jìn)行仿真的過(guò)程中需要進(jìn)行波形的生成，很多的用戶不知道波形生成的方法，其中波形分為DUT波形和TB波形，下面小編為大家?guī)?lái)波形的生成方法。

1、首先選中我們的DUT，然后右擊選擇【add wave】

2、這時(shí)我們可以看到DUT已經(jīng)添加到列表中了

3、接下來(lái)同樣的步驟，我們將TB信號(hào)也添加到列表中

4、所有信號(hào)都添加后，可選中所有信號(hào)，run all生成波形；波形的結(jié)束以代碼中的$finish;為仿真結(jié)束終點(diǎn)。也手動(dòng)可設(shè)置仿真時(shí)間。

全屏顯示：

怎么設(shè)置波形顏色

1、選中信號(hào)，右鍵Properties，設(shè)置顏色

先點(diǎn)擊color后，彈出顏色選擇框，

新增功能

1、改進(jìn)了SystemVerilog性能，語(yǔ)法支持，擴(kuò)展

2、改進(jìn)的VHDL性能默認(rèn)值

3、改進(jìn)的SystemC 2.3.2支持和默認(rèn)

4、Visualizer調(diào)試高性能和高容量（VIS）

5、覆蓋率-自適應(yīng)排除，多位表達(dá)式，F(xiàn)SM，切換改進(jìn)

6、覆蓋范圍-現(xiàn)在默認(rèn)使用10.7x的新報(bào)告開(kāi)關(guān)

7、不再支持舊版-novopt選項(xiàng)

8、可視化工具調(diào)試高性能和大容量（VIS）